专业 网站设计wordpress多级分类目录

专业 网站设计,wordpress多级分类目录,网络方案,响应式网站 翻译代码目录 前言 1. LVDS 技术概述 2. 物理层架构与工作原理 2.1 差分信号与低摆幅机制 2.2 电流驱动模式 2.3 终端匹配的重要性 3.常见的LVDS传输架构 4. 典型协议芯片及 SerDes 技术 4.1 驱动器与接收器#xff1a;SN65LVDS / DS90LV 系列 4.2 串行/解串器 (SerDes) 4.…目录前言1. LVDS 技术概述2. 物理层架构与工作原理2.1 差分信号与低摆幅机制2.2 电流驱动模式2.3 终端匹配的重要性3.常见的LVDS传输架构4. 典型协议芯片及 SerDes 技术4.1 驱动器与接收器SN65LVDS / DS90LV 系列4.2 串行/解串器 (SerDes)4.3 宇航级抗辐射芯片5. 总结与 FPGA 设计建议6. 参考资料前言在讨论了 1553B 这一航天“骨干网”以及 RS232/422/485 等低速“控制网”之后本章将进入深空探测中处理大数据量的核心技术——LVDS低压差分信号。如果说 RS422 是稳定的“长途货运”那么 LVDS 就是“高速磁悬浮”。在深空波形观测、高分辨率成像等高带宽需求场景下LVDS 凭借其极高的速率和超低的功耗成为了连接高速 ADC 与 FPGA 的关键纽带以及载荷和卫星之间传输科学数据的通道。1. LVDS 技术概述LVDS (Low Voltage Differential Signaling, TIA/EIA-644)是一种高速、低功耗、低电磁干扰EMI的通用接口标准。它不依赖于具体的协议仅定义了物理层的电气特性。在深空探测任务中当载荷产生的数据速率超过 10MbpsRS422 极限时LVDS 便成为首选支持速率通常从 100Mbps 起步最高可达 Gbps 级别。2. 物理层架构与工作原理2.1 差分信号与低摆幅机制与 RS422 较大的电压摆幅约 2V-5V不同LVDS 的摆幅极小。低摆幅典型差分中心电平为1.25V电压摆幅仅为350mV。优势极小的电压摆幅意味着信号翻转速度极快同时对外的电磁辐射EMI降至最低非常适合对电磁环境极其敏感的探测仪器。2.2 电流驱动模式LVDS 驱动器内部包含一个恒流源通常为3.5mA。原理电流通过差分线对流向接收端通过接收端的 100Ω 终端电阻产生 350mV 的电压。通过切换电流流向改变电压的正负从而实现逻辑“0”和“1”的转换。功耗由于电流恒定且摆幅小其功耗几乎不随频率增加而显著上升。2.3 终端匹配的重要性由于速率极高LVDS 对阻抗匹配极其敏感。终端电阻必须在接收端的正负线P/N之间接入100Ω 匹配电阻。作用吸收反射能量消除驻波保证波形完整。3.常见的LVDS传输架构以“基于LVDS和千兆以太网GMII接口的数据传输系统”的系统为例子。该系统总体设计方案如图3-1所示。机载设备采用 LVDS编码器和解码器并结合驱动器和 均衡器等外围电路进行数据传输地面测试设 备中的 LVDS解码器对数据进行解码后通过RJ45 接口将数据返回至上位机并对其进行分析与处理。图3-1 系统总体设计方案发送端由 LVDS编码器驱动器以及静电保护芯片组成。编码器将10位并行数据转换为串行数 据并通过低电压差分信号进行传输。然而在长距离传输中仅依靠串化器和解串器往往难以保障信号质量。随着传输距离的增加信号的衰减和失真将显著加剧限制了有效传输范围通常不足10 m。为克服这一问题发送端需要引入驱动器对 LVDS信号进行驱动通过增强输出信号幅度以补偿传输过程中的损耗。接收端由 LVDS解串器SN65LV1224B均衡器 LMH0024MA 以及静电保护芯片RCLamp3324P组成。由此方案可见高速数据链路的典型构建方式为FPGA 内部进行并行数据组织通过串并转换Serialization降低传输线缆数量最后利用LVDS 差分驱动与接收对完成物理层对接。这种‘内并外串’的架构既利用了 FPGA 的并行处理优势又发挥了 LVDS 高速、长距离传输的电气特性。其中LVDS驱动器只起到单端转LVDS差分的作用。4. 典型协议芯片及 SerDes 技术4.1 驱动器与接收器SN65LVDS / DS90LV 系列芯片示意图如图3-1所示。图3-1 LVDS驱动器结构图图3-2 字符解释特点纯物理层转换将单端 TTL 转换为 LVDS 对。应用适合时钟分发或简单的离散信号高速传输。你可能会问“我的 FPGA 引脚本身就能配置成LVDS_25模式输出差分信号为啥还要多此一举加个芯片”在深空探测和复杂卫星单机设计中加外部芯片不仅仅是为了“转换”更是为了“防御”电平转换桥梁如果 FPGA 某个 Bank 的供电是 3.3V但你需要输出标准的 LVDS直接用 FPGA 引脚可能无法满足规范FPGA 的原生 LVDS 通常需要 2.5V 或 1.8V 的 Bank 电压。外部芯片可以把 3.3V 的 CMOS 直接转成 LVDS。物理屏障保护 FPGA电缆是外界干扰进入系统的“天线”。如果发生静电冲击ESD或由于地电位不一致导致过流外部芯片会先“牺牲”掉从而保住昂贵的 FPGA 主芯片。驱动能力增强FPGA 内部驱动器的电流调节范围有限。专门的驱动芯片通常对长距离电缆比如超过 1 米的星内屏蔽双绞线有更好的阻抗匹配和波形控制。4.2 串行/解串器 (SerDes)由于 LVDS 传输速率高为了节省 FPGA 引脚和线缆数量常采用SerDes 芯片。功能将 10 位或更多位的并行数据压缩到 1 路或 2 路高速串行差分线上。典型芯片DS92LV 系列。4.3 宇航级抗辐射芯片针对深空任务如单粒子效应防护常选用经过辐射加固的芯片。代表型号ISL70003SEH(Renesas)具有极强的抗总剂量 (TID) 性能。5. 总结与 FPGA 设计建议在进行深空探测载荷的 FPGA 开发时LVDS 的设计质量直接决定了数据采集的成功率原语调用在 Xilinx/Intel FPGA 中通常不需要外部电平转换芯片即可支持 LVDS。输入调用IBUFDS原语输出调用OBUFDS原语。匹配通过设置约束文件.xdc中的DIFF_TERM TRUE来使能 FPGA 内部的 100Ω 匹配电阻省去外部元件。PCB 严格等长差分对内部P 与 N必须严格等长误差控制在5mil以内。差分阻抗必须严格控制在100Ω ±10%。地平面完整性LVDS 走线下方必须有完整的地参考平面严禁跨越分割区Split Plane否则会造成巨大的信号完整性问题和 EMI 泄露。交流耦合 (AC Coupling)如果是跨机箱的长电缆连接建议在链路中串联 0.1μF 电容进行交流耦合以解决两端设备之间的**地电位差Common-mode offset**问题。6. 参考资料(1) UG471: 7 Series FPGAs SelectIO Resources User Guide.(2) 基于LVDS和千兆以太网GMII接口的数据传输系统_邓惠祯.pdf(3) sn65lvds047.pdf以上就是本次有关LVDS的内容。