怎样下载做网站的软件,贵州网站建设lonwone,wordpress 账号,seo怎么做网站的tdk我们将深探索 ESP32-S3 这款备受瞩目的微控制器。我们将详细阐述其定义、核心资源、功能应用#xff0c; 了解 ESP32-S3ESP32-S3。 一. 乐鑫各系列 MCU 对比 1. 内核配置 - S系列、ESP32#xff1a;支持单核、双核、四核 - C系列、H系列#xff1a;仅支持单核 对于高并…我们将深探索 ESP32-S3 这款备受瞩目的微控制器。我们将详细阐述其定义、核心资源、功能应用 了解 ESP32-S3ESP32-S3。一. 乐鑫各系列 MCU 对比1.内核配置- S系列、ESP32支持单核、双核、四核- C系列、H系列仅支持单核对于高并发、多任务处理场景如复杂算法、大数据分析S系列和ESP32性能更优。2.时钟频率- S系列、ESP3280-240MHz- C系列120MHz- H系列96MHz较高的时钟频率带来更快的处理速度和响应效率适用于实时信号处理、高速数据采集等场景。3.GPIO数量- S系列、ESP32GPIO数量较多- C系列、H系列GPIO数量较少4. 神经网络加速- S系列支持神经网络加速- 其他系列不支持S系列可更好地满足深度学习、图像识别等应用需求适用于智能家居控制、智能安防等场景。5. 通信协议- 各系列均支持2.4G Wi-Fi和蓝牙BLE各系列在无线通信方面具有良好的兼容性。6. 存储器配置- SRAM和ROM大小因系列而异- 较大存储器提供更多程序运行空间和数据存储空间对于需处理大量数据和运行复杂程序的应用场景如物联网网关、智能仪表S系列和ESP32系列更为合适。乐鑫各系列MCU在硬件配置上各有特点选择依据为具体应用场景和需求- 推荐S系列高性能、多核处理、神经网络加速需求- 推荐C系列或H系列简单物联网应用二 在线选型工具https://products.espressif.com/#/product-selector?languagezhnames1. 界面布局筛选工具左右分栏左侧为产品选型右侧为产品对比。2. 功能筛选根据客户需求设定筛选条件包括工作温度、单/双核、是否具备天线等选择心仪的芯片、模组或开发板。3. 结果选择功能筛选后显示可选结果包括满足条件的芯片、模组或开发板。4. 结果展示若筛选结果为芯片或模组则显示符合筛选条件的芯片型号或模组名称。三. ESP32-S3 介绍芯片的功能框图1. 架构与性能采用Xtensa® LX7 CPU哈佛结构双核系统。拥有独立的指令总线和数据总线内部存储器、外部存储器及外设分布于两条总线。该架构使CPU可同时读取指令和数据提升处理速度。2. 存储配置- 内部ROM384 KB- 内部SRAM512 KB- RTC快速存储器8 KB- RTC慢速存储器8 KB- 片外FLASH最大支持1 GB- 片外RAM最大支持1 GB3. 外设资源配备45个模块/外设其中11个具备GDMA通用DMA功能可进行数据块传输减轻CPU负担提升整体性能。4. 通信功能同时支持Wi-Fi和蓝牙应用领域覆盖移动设备、可穿戴电子设备、智能家居等。在2.4GHz频带支持20MHz和40MHz频宽。5. 向量指令新增向量指令用于加速神经网络计算和信号处理等工作显著提升芯片在AI方面的计算速度和效率。ESP32-S3 资源核心与基础参数定时器与控制数量通信与接口数量内核Xtensa® LX7 CPU系统定时器1UART3主频240MHz定时器组2RNG1ROM384KBLEDC1I2C2SRAM512KBRMT1I2S2可编程 IO45 GPIOPCNT1SPI4 (0、1 禁用)工作电压3.3VTWAI1RGB1Wi-Fi/BLE1/1USB OTG1SD/MMC1S3 系列型号对比乐鑫 S3 系列型号包括 ESP32-S3、 ESP32-S3R2、 ESP32-S3R8 和 ESP32-S3FN8 等命名规则1. FLASH温度标识- H高温FLASH- N常温FLASH2. FLASH类型标识- F内置FLASH- V仅支持外部1.8V SPI FLASH3. FLASH容量- 第一个x表示内置FLASH容量单位为MB4. PSRAM标识- R内置PSRAM5. PSRAM容量- 第二个x表示内置PSRAM容量单位为MBESP32-S3 功能系统架构采用哈佛结构Xtensa® LX7 CPU双核系统。内部存储器、外部存储器及外设均分布于CPU总线上。1. 地址空间包含丰富的地址空间内部存储器指令地址空间、内部存储器数据地址空间、外设地址空间、外部存储器指令虚地址空间、外部存储器数据虚地址空间、内部DMA地址空间和外部DMA地址空间。各地址空间为芯片各部分提供独立存储空间。2. 内部存储器- 内部ROM384 KB- 内部SRAM512 KB- RTC快速存储器8 KB- RTC慢速存储器8 KB3. 外部存储器支持最大1 GB片外FLASH和最大1 GB片外RAM用于存储大量程序代码和数据满足复杂应用需求。4. 外设空间配备45个模块/外设为芯片提供丰富的输入输出接口和特殊功能。5. GDMA通用DMA11个模块/外设具备GDMA功能可进行数据块传输减轻CPU负担提升整体性能。6. 地址空间映射ESP32-S3地址空间映射结构- 灰色背景区域不可用地址空间- 红色五角星可被协调器访问的区域地址空间划分- 数据总线区域地址 0x00 ~ 0x40000000- 指令总线区域地址 0x40000000 ~ 0x4FFFFFFF- 其他区域数据总线与指令总线共存CPU访问能力- 双核CPU可访问的地址范围完全一致无限制CPU访问模式- 采用小端序模式多字节数据低位字节存储在较小地址处高位字节存储在较大地址处访问要求- CPU通过指令总线进行数据访问时必须为4字节对齐方式- 非对齐访问将导致CPU异常访问方式- CPU通过数据总线直接访问内部存储器- CPU通过Cache访问映射到地址空间的外部存储器- CPU通过数据总线直接访问模块/外设- 部分内部存储器与部分外部存储器可通过数据总线或指令总线访问CPU具备多重访问路径内部存储器Internal ROM384 KB- 只读存储器不可编程- 存放系统底层固件、程序指令和只读数据Internal SRAM512 KB- 易失性存储器快速响应CPU访问- 部分区域可配置为外部存储器缓存- 访问权限分为三类- 仅指令总线可访问- 仅数据总线可访问- 双总线均可访问RTC Memory16 KB- 静态RAM实现Deep Sleep模式下数据不丢失- RTC FAST memory8 KB仅CPU可访问用于存放Deep Sleep模式下的程序指令和数据- RTC SLOW memory8 KBCPU和协处理器均可访问用于存放共享的程序指令和数据外部存储器高速缓存Cache访问外部存储器基本原理- CPU借助ICache和DCache访问外部存储器- Cache根据MMU信息将CPU总线地址转换为片外flash和片外RAM的实地址- 支持最大1GB片外flash和1GB片外RAM双核共享结构- 双核共享ICache和DCache可同时响应- 双核的指令总线同时访问ICache时仲载器决定访问优先级- ICache和DCache同时发起外部存储器请求时仲载器决定谁先获得使用权访问流程- 缓存命中时直接从Cache读取- 缓存缺失时Cache控制器向外部存储器发起请求- 一次最多可同时访问32MB指令总线地址空间和32MB数据总线地址空间ICache配置- 缓存大小16KB或32KB- 块大小16B或32B- 32KB缓存时禁用16B块大小模式DCache配置- 缓存大小32KB或64KB- 块大小16B、32B或64B- 64KB缓存时禁用16B块大小模式指令总线地址空间32MB- 通过ICache以64KB为单位映射到片外flash或片外RAM- 支持4字节对齐的读访问和取指访问数据总线地址空间32MB- 通过DCache以64KB为单位映射到片外RAM- 支持单字节、双字节、4字节、16字节的读写访问- 该区域也可用作只读数据空间外部存储器地址映射模块/外设图 3.5.1 中的⑤就是模块/外设地址空间地址通用 GDMA 控制器GDMA通用直接存储访问功能用途- 用于外设与存储器之间、存储器与存储器之间的高速数据传输- 软件可无需CPU操作通过GDMA高速搬移数据降低CPU负载总线架构- 采用AHB总线架构以字节为单位进行数据传输- 支持软件编程控制传输数据量- 支持链表传输- 访问内部RAM时支持INCR burst传输地址空间- 最大内部RAM地址空间480 KB- 最大外部RAM地址空间32 MB通道配置- 包含5个接收通道和5个发送通道共10个独立通道- 每个通道可访问内部RAM或外部RAM- 支持可配置的外设选择仲裁机制- 采用固定优先级和轮询仲裁机制管理通道间传输外设支持- SPI2、SPI3- UHCI0- I2S0、I2S1- LCD/CAM- AES- SHA- ADC- RMTGDMA 通道使用规则-通道类型- 接收通道RXnn0~4- 发送通道TXnn0~4- 可选择任意一条通道进行数据传输-通道选择规则- 接收数据时可选择任意RXn通道- 发送数据时需选择对应的TXn通道-外设配置- 支持11个外设/模块与GDMA协同工作- 每个外设可分配任意GDMA通道- 同一行多个交点表示不可同时开启GDMA功能-技术优势- 通道分类使数据传输更高效灵活- 不同类型外设可独立配置通道- 提升系统整体数据传输能力IO MUX 和 GPIO 交换矩阵-GPIO资源- 物理GPIO管脚总数45个- 编号范围0~21、26~48- 每个管脚可作为通用输入或输出- 也可连接内部外设信号-IO控制机制- GPIO交换矩阵- IO MUXIO复用选择器- RTC IO MUXRTC复用选择器- 可配置外设模块输入信号来源于任意GPIO- 外设模块输出信号可连接至任意GPIO-管脚编号说明- 实际可用编号0~21、26~48- 缺少编号22~25-模组引脚差异- 以ESP32-S3-WROOM-1-N16R8为例- 模组GPIO管脚数36个- 原因Flash和PSRAM采用八线SPI模式- SPI占用GPIO12个- 引出引脚IO35、IO36、IO37- 计算45 - 12 3 36个GPIO管脚管脚定义管脚名称序号类型描述GND1P接地3V32P供电EN3I高电平使能芯片低电平关闭芯片注不能悬空IO44I/O/TRTC_GPIO4\GPIO4\TOUCH4\ADC1_CH3IO55I/O/TRTC_GPIO5\GPIO5\TOUCH5\ADC1_CH4IO66I/O/TRTC_GPIO6\GPIO6\TOUCH6\ADC1_CH5IO77I/O/TRTC_GPIO7\GPIO7\TOUCH7\ADC1_CH6IO158I/O/TRTC_GPIO15\GPIO15\U0RTS\ADC2_CH4\XTAL_32K_PIO169I/O/TRTC_GPIO16\GPIO16\U0CTS\ADC2_CH5\XTAL_32K_NIO1710I/O/TRTC_GPIO17\GPIO17\U1TXD\ADC2_CH6IO1811I/O/TRTC_GPIO18\GPIO18\U1RXD\ADC2_CH7\CLK_OUT3IO812I/O/TRTC_GPIO8\GPIO8\TOUCH8\ADC1_CH7\SUBSPICS1IO1913I/O/TRTC_GPIO19\GPIO19\U1RTS\ADC2_CH8\CLK_OUT2\USB_DIO2014I/O/TRTC_GPIO20\GPIO20\U1CTS\ADC2_CH9\CLK_OUT1\USB_DIO315I/O/TRTC_GPIO3\GPIO3\TOUCH3\ADC1_CH2IO4616I/O/TGPIO46IO917I/O/TRTC_GPIO9,GPIO9,TOUCH9,ADC1_CH8,FSPIHD,SUBSPIHDIO1018I/O/TRTC_GPIO10,GPIO10,TOUCH10,ADC1_CH9,FSPICS0,FSPIIO4IO1119I/O/TRTC_GPIO11,GPIO11,TOUCH11,ADC2_CH0,FSPID,FSPIIO5IO1220I/O/TRTC_GPIO12,GPIO12,TOUCH12,ADC2_CH1,FSPICLK,FSPIIO6IO1321I/O/TRTC_GPIO13,GPIO13,TOUCH13,ADC2_CH2,FSPIQ,FSPIIO7IO1422I/O/TRTC_GPIO14,GPIO14,TOUCH14,ADC2_CH3,FSPIWP,FSPIDQSIO2123I/O/TRTC_GPIO21,GPIO21IO4724I/O/TSPICLK_P_DIFF,GPIO47,SUBSPICLK_P_DIFFIO4825I/O/TSPICLK_N_DIFF\GPIO48\SUBSPICLK_N_DIFFIO4526I/O/TGPIO45IO027I/O/TRTC_GPIO0\GPIO0IO3528I/O/TSPIIO6\GPIO35\FSPID\SUBSPIDIO3629I/O/TSPIIO7\GPIO36\FSPICLK\SUBSPICLKIO3730I/O/TSPIDQS\GPIO37\FSPIQ\SUBSPIQIO3831I/O/TGPIO38\FSPIWP\SUBSPIWPIO3932I/O/TMTCK\GPIO39\CLK_OUT3\SUBSPICS1IO4033I/O/TMTDO\GPIO40\CLK_OUT2IO4134I/O/TMTDI\GPIO41\CLK_OUT1IO4235I/O/TMTMS\GPIO42RXD036I/O/TU0RXD\GPIO44\CLK_OUT2TXD037I/O/TU0TXD\GPIO43\CLK_OUT1IO238I/O/TRTC_GPIO2\GPIO2\TOUCH2\ADC1_CH1IO139I/O/TRTC_GPIO1\GPIO1\TOUCH1\ADC1_CH0GND40P接地EPAD41P接地GPIO 交换矩阵结构框图复位与时钟ESP32-S3提供四种级别的复位方式分别是 CPU 复位、内核复位、系统复位和芯片复位CPUx核复位- 复位对象CPUx核x0或1- 复位后程序从CPUx Reset Vector开始执行- 应用场景单核独立复位不影响其他核内核复位- 复位对象RTC以外的数字系统- 包括CPU0、CPU1、外设、WiFi、Bluetooth LE、数字GPIO- 应用场景数字系统整体复位保留RTC配置系统复位- 复位对象整个数字系统- 包括CPU0、CPU1、外设、WiFi、Bluetooth LE、数字GPIO、RTC芯片复位- 复位对象整个芯片- 复位范围所有系统模块复位编码复位源复位等级描述0x01芯片复位芯片复位-0x0F欠压系统复位系统复位或芯片复位欠压检测器触发的系统复位0x10RWDT 系统复位系统复位见技术手册章节 130x12Super Watchdog 复位系统复位见技术手册章节 130x13GLITCH 复位系统复位见技术手册章节 240x03软件系统复位内核复位配置 RTC_CNTL_SW_SYS_RST寄存器触发0x05Deep-sleep 复位内核复位见技术手册章节 100x07MWDT0 内核复位内核复位见技术手册章节 130x08MWDT1 内核复位内核复位见技术手册章节 130x09RWDT 内核复位内核复位见技术手册章节 130x14eFuse 复位内核复位eFuse CRC 校验错误触发复位0x15USB (UART) 复位内核复位见技术手册章节 330x16USB (JTAG) 复位内核复位见技术手册章节 330x0BMWDT0 CPUx 复位CPU 复位见技术手册章节 130x0C软件 CPUx 复位CPU 复位配置 RTC_CNTL_SW_PROCPU_ RST 寄存器触发0x0DRWDT CPUx 复位CPU 复位见技术手册章节 130x11MWDT1 CPUx 复位CPU 复位见技术手册章节 13系统时钟ESP32-S3 系统时钟结构ESP32-S3 时钟频率可划分为时钟系统分类ESP32的时钟系统分为高性能时钟和低功耗时钟两大类。高性能时钟主要为CPU和数字外设提供工作时钟包含以下时钟源- PLL_CLK320MHz或480MHz内部PLL时钟- XTAL_CLK40MHz外部晶振时钟低功耗时钟主要为RTC模块以及部分处于低功耗模式的外设提供工作时钟包含以下时钟源- XTAL32K_CLK32kHz外部晶振时钟- RC_FAST_CLK内置快速RC振荡器时钟频率可调节通常为17.5MHz- RC_FAST_DIV_CLK内置快速RC振荡器分频时钟RC_FAST_CLK/256- RC_SLOW_CLK内置慢速RC振荡器频率可调节通常为136kHzCPU时钟配置CPU_CLK代表CPU的主时钟。在CPU最高效的工作模式下主频可以达到240MHz。时钟频率配置主频频率由以下三个寄存器共同确定- SYSTEM_SOC_CLK_SELSEL_0选择SOC时钟源- SYSTEM_PLL_FREQ_SELSEL_2选择PLL时钟频率- SYSTEM_CPUPERIOD_SELSEL_3选择CPU时钟频率时钟源SEL_0SEL_2SEL_3CPU 时钟频率XTAL_CLK0--CPU_CLK XTAL_CLK/(SYSTEM_PRE_DIV_CNT 1)PLL_CLK (480 MHz)110CPU_CLK PLL_CLK/6 CPU_CLK 频率为 80 MHz。PLL_CLK (480 MHz)111CPU_CLK PLL_CLK/3 CPU_CLK 频率为 160 MHzPLL_CLK (480 MHz)112CPU_CLK PLL_CLK/2 CPU_CLK 频率为 240 MHzPLL_CLK (320 MHz)100CPU_CLK PLL_CLK/4 CPU_CLK 频率为 80 MHzPLL_CLK (320 MHz)101CPU_CLK PLL_CLK/2 CPU_CLK 频率为 160 MHzRC_FAST_CLK2--CPU_CLK RC_FAST_CLK/(SYSTEM_PRE_DIV_CNT 1)如果用户想要将 ESP32-S3 的主频设置为 240MHz那么我们应该选择PLL_CLK 作为输入源然后通过二分频得到 240MHz 的时钟频率芯片 Boot 控制在上电复位、 RTC 看门狗复位、欠压复位、模拟超级看门狗analog super watchdog 复位、晶振时钟毛刺检测复位过程中硬件将采样 Strapping 管脚电平存储到锁存器中并一直保持到芯片掉电或关闭。 GPIO0、 GPIO3、 GPIO45 和 GPIO46 锁存的状态可以通过软件从寄存器GPIO_STRAPPING 中读取。 GPIO0、 GPIO45 和 GPIO46 默认连接内部上拉/下拉。如果这些管脚没有外部连接或者连接的外部线路处于高阻抗状态内部弱上拉/下拉将决定这几个管脚输入电平的默认值芯片启动模式控制复位释放后 GPIO0 和 GPIO46 共同决定启动模式VDD_SPI 电压控制VDD_SPI 电压请参考《esp32-s3_datasheet_cn.pdf》数据手册ROM 日记打印控制ROM 代码日志可打印至 UART 和 USB 串口/JTAG 控制器详细信息请参考《ESP32-S3 技术参考手册》 -章节芯片 Boot 控制JTAG 信号源控制GPIO3 可用于控制 JTAG 信号源。该管脚没有内部上下拉电阻 strapping 的 值 必 须 由 不 处 于 高 阻 抗 状 态 的 外 部 电 路 控 制 。 如 图 所 示 GPIO3 与EFUSE_DIS_PAD_JTAG、 EFUSE_DIS_USB_JTAG 和 EFUSE_STRAP_JTAG_SEL 共 同 控 制JTAG 信号源中断矩阵中断资源配置ESP32-S3的中断系统具有以下特点- 外部中断源99个- 每个CPU中断数32个- 外部中断26个每个CPU- 内部中断6个每个CPU中断矩阵功能通过中断矩阵机制可以根据应用需求将一个外部中断源灵活映射到多个CPU中断- 支持映射到CPU0中断- 支持映射到CPU1中断- 实现中断资源的灵活分配